Prove intermedie 24/25 + Domande orale Mencagli e Torquati

[peppescala]

Domande sistemi operativi
1. Nella ram ad accesso diretto quale é la funzione che seleziona la linea di cache
2. Problema di lettori scrittori usando semafori
3. Write back e write through (numero di cicli che servono per letture e scritture, come si può portare a un solo ciclo? Buffer)
4. Come implementare P e V con le condition variables e come implementare le condition variables con i semafori
5. Esercizio su FFS
6. Come dipende la capacità totale del file system dal numero di bit per gli indirizzi in FFS 2^(n Di bit)x dimensione file
7. Dimmi qualcosa su ntfs, come é fatta una entry
8. Scheduling round robin, sjf
9. Implementazione spinlock e unlock
10. I/O bound, quale può essere un’applicazione io bound
11. FFS, come si chiama la lista dei nodi (i-list), cosa contiene un singolo i_nodo, dire i metadati
12. Produttore consumatore con buffer illimitato
13. Come funziona la segmentazione con paginazione
14. Come funziona la paginazione
15. Se ho pagine da 8kb con indirizzi logici a 48 bit quante pagine logiche ha un processo?
16. File system FAT
17. Differenza link simbolico e link fisico
18. Come FFS ottimizza la località ? Perché riserva spazio? Quanti nodi con 28 bit ?
19. Page fault e replacement
20. Cosa fa l’mmu per passare da indirizzo logico a fisico, come recupera la tabella delle pagine ?(pcb)
21. Descrivi problema di filosofi a cena e dimmi le possibili soluzioni, schematizza pseudocodice
22. Copy on write
23. Quali sono tutte le condizioni per il deadlock?
24. Algoritmo del banchiere
25. Schema produttore consumatore utilizzando condition variables e buffer di dimensione k
26. Problems lettori scrittori con condition variables
27. Come si calcola il tempo medio di accesso in memoria
28. Come garantisco la coerenza tra i vari livelli della gerarchia?
29. Implementazione produttore consumatore in un sistema con solo mutex (niente altro) con buffer k, get e put ritornano solo quando sono andate a buon fine
30. Load literal, cosa è e che ha di particolare,
31. Paginazione multilivello
32. In una fork per evitare di fare una copia della tabella cosa faccio? Copy on write
33. Differenza write through/write back e ruolo del write buffer
34. Cache b=8 numero set=64 e associativa a 4 vie, capacità in parole? Ti dà tempo di accesso e Miss rate e calcola AMAT
35. Cosa fa la fork
36. Algoritmi di rimpiazzamento, differenza tra locale e globale
37. Cache ad accesso diretto e associativa a 4 vie, indirizzi a 32 bit, una linea di cache é grande 64 byte, hai 128 insiemi, capacità della cache in parole?
38. Implementazione wait e signal usando i semafori
39. Calcolo CPI, cpi perfected cpi stall da cosa dipendono ?
40. Implementazione semaforo (p e v) con condition variables
41. Perché c’è una sola spinlock? Work stealing
42. Cosa é una memory barrier
43. Cosa é il priority inversion e dove si può verificare?
44. Come é fatto FFS, organizzazione, metadati nodo e calcolare qualcosa
45. Copy on write
46. Spiega la differenza tra lettori scrittori e produttori consumatori, implementa lettori scrittori
47. Se Amat=100 cicli, ti da hit time di l1 e l2 e devi trovare Miss rate
48. Put e get Di produttori consumatori con cv e mutex
49. Spiega come funziona una lettura con write back
50. Funzione write buffer
51. Implementazione produttori consumatori con semafori e buffer illimitato
52. Interrupt driven e programmed io
53. Implements p e v con cv e mutex
54. NTFS. E come si comporta in caso di file molto frammentati
55. FFS, come é fatta la struttura principale ?
56. Cosa sono e come quali sono le operazioni delle condition variables, implementa wait e signal coi semafori
57. Cosa é e come funziona un semaforo (operazioni p e v)
58. Con indirizzi a 32 bit e pagine da 2k quanto é grande la tabella ? (Prima solo in numero di entrate, poi in byte)
59. Politica di rimpiazzamento in cache fully associative
60. Come si chiama e come funziona l’algoritmo di sostituzione ideale
61. Fenomeno del trashing in cache e in memoria
62. I vari tipi di cache
63. parlare di SJF (vantaggi e svantaggi)
64. codice produttori consumatori usando mutex e condition variable
65. FS di tipo FAT se ho 32MB e blocchi 128 byte quante sono le entry della FAT?
66. parlare di FFS in particolare dei metadati + esercizio da svolgere sul momento(vedi appello Giugno 2025 punto 1)


DOMANDE ARCHITETTURE
1. Differenza tra avere 4 moduli interallacciati e 4 sequenziali (differenza tra memoria sequenziale e interallacciata)
2. Memoria interallacciata, come si distribuiscono gli indirizzi (4 moduli per fare un giga), dato un indirizzo per sapere in che modulo va cosa fai ? (Guardi l’ultimo bit e fai modulo col numero di moduli)
3. Struttura memoria interallacciata
4. Come é fatta un’istruzione macchina di memoria (non per forza l’ordine, solo cosa fanno)
5. In assembler: funzione che prende base e esponente e fa la potenza ricorsivamente
6. Architetture single cycle, a cosa servono dei commutatori che ti fa vedere (quelli per fare salti, perché ti serve scegliere 15 come registro?) nel salto non hai 4 bit di rn, quindi ti serve metterci 15
7. Ti fa vedere la control unit, quale campo di uscita dipende dal campo cond dell’istruzione ?
8. Cosa significa il forwarding, cosa fa il segnale che mandi al registro?(non gli fa scrivere, é un write enable)
9. Disegna e spiega il flip flop D
10. Supponiamo di avere 4 moduli in una memoria sequenziale da 1 Gb e voglio fare una scrittura, come faccio a farla
11. Memoria associativa, ti dà una chiave e vuole il valore associato a quella chiave, come funziona la ricerca nella memoria (lettura)
12. Parte di controllo del single cycle
13. Perché alcuni segnali non passano per la logica condizionale mentre altro si? Fai un esempio di segnale che ci passa e che non ci passa
14. Come si gestiscono i salti
15. Tipologie di stack che abbiamo visto a lezione (full o empty e ascending o descending)
16. Copia il contenuto di un vettore dentro un altro vettore (dimensione data, copia elemento per elemento)
17. Architettura multi ciclo, dire caratteristiche principali (pregi, difetti,…), come cambia il cpi
18. L’inoltro quali dipendenze é in grado di risolvere? Corrispondono a quale distanza ? Differenza tra indotta da ldr e str (nella ldr devo aspettare l’uscita dalla memoria) non aspetti la lettura della memoria perché si sommano i ritardi di memoria e alu
19. Memoria associativa e una chiave, voglio valore di quella chiave e bit di hit, lettura e scrittura (con write enable)
20. Come é fatta l’istruzione del linguaggio macchina operativa
21. Quante istruzioni di load conosci
22. Caratteristiche single cycie, perché hai i commutatori? Il salto non ha il campo Rd, quindi devi metterci 15 a mano
23. Perché la parte controllo deve sapere dove si scrive ?
24. Differenze e pro e contro single e multi cycle
25. Staticamente come puoi risolvere le dipendenze? Riordinando le operazioni o mettendo Nop
26. Che cosa é questo segnale di controllo?
27. Problemi che nascono dalla dipendenza dei dati su architettura pipeline senza ottimizzazione, perché le altre microarchitetture non gestiscono le dipendenze?
28. Se ho due multiplexer a 2 ingressi, ingressi da un bit ciascuno, di quanti bit di controllo ho bisogno, se invece ho n ingressi
29. Secondo il libro, che modifica va fatta per gestire i salti nel pipeline?
30. Cosa succede se il numero di ingressi e delle porte aumenta molto? Mintermine diventa grande, più ritardo
31. Come si rappresentano i numeri ? Modulo e segno o complemento a 2
32. Vantaggio complemento a 2 rispetto a modulo e segno
33. Come é fatto il latch SR?
34. Ho una memoria da 1 Mb organizzata con 4 moduli interallacciati, come faccio la scrittura? Assumi i moduli già fatti, di quanti bit ho bisogno? 2 bit meno significativi, quanto é grande l’indirizzo? (20 bit)
35. Condisce arm che alloca un giga e la usa per inizializzare un vettore
36. Flusso per una branch (hai la microarchitettura davanti)
37. Vantaggi e svantaggi pipeline
38. Rete combinatoria con 3 ingressi e 1 uscita che ritorna 1 se ho più 1 che 0 in ingresso, 0 altrimenti
39. Differenza rete sequenziale di mealy e di moore
40. Data una rete di mealy che ti disegna lui, come puoi determinare un lower bound del ciclo di clock
41. Funzione che preso un vettore e size lo scorre e calcola quante volte compare un valore dentro il vettore
42. Microarchitettura pipeline, cosa devo fare per gestire correttamente i salti ?(con e senza ottimizzazioni)
43. Come stimare il lower bound del ciclo di clock affinché la rete si stabilizzi, cosa é Tsetup?
44. Struttura istruzioni
45. Cosa fa la BL?
46. Fattoriale ricorsivo in assembler
47. Ti fa vedere il pipeline senza ottimizzazioni, spiega la tecnica di anticipazione dei salti
48. Istruzioni di memoria (descrivere i vari campi)
49. Disegnare memoria interalacciata lettura e scrittura
50. Anticipazione di salto
51. Data una rete combinatoria a tre ingressi che conta quanti 1 ci sono in ingresso specificare il numero di uscite e fare la semplificazione con le mappeK
52. Esercizio in ARM: calcolare ricorsivamente la potenza di un numero (parametri in r0 = base, r1 = esponente)
53. Mostra la micro architettura pipeline senza ottimizzazioni e chiede nel caso di una dipendenza indotta da una LDR quali sono i passaggi che fa la hazard unit per risolverla.