ciclo di clock del processore pipeline

Rispondi
Avatar utente
InformateciBot
Messaggi: 314
Iscritto il: 30/09/2018, 16:33

da qui: http://informateci.org/discussion/comme ... mment_1173

La domanda era piuttosto generale: che relazione c'è fra il ciclo di clock delle singole unità e quello del processore pipeline nel complesso, perché la EU spesso è suddivisa fra master/slave, quali sono i parametri per calcolare l'efficienza e cosa succede in caso di fault di memoria.

Su, fatevi sotto con le risposte!
Rispondi

Torna a “[AE] Architettura degli elaboratori”