


## Flag dell'ALU

In ARM le flag di stato (o condizione) sono N, Z, C e V e sono memorizzate nei 4 bit più significativi del CPSR (Current Program Status Register)




Flag	Nome	Descrizione
N	Negative	Il risultato dell'istruzione è negativo, cioè il bit 31 vale 1
Z	Zero	Il risultato dell'istruzione è zero
C	Carry	L'istruzione ha generato riporto (carry) di uscita
V	Overflow	L'istruzione ha causato traboccamento (overflow)

## Mnemonici di condizione


cond	Mnemonico	Nome	CondEse
0000	EQ	Uguale (Equal)	Z
0001	NE	Diverso (Not Equal)	Z
0010	CS/HS	Attiva riporto/maggiore o uguale senza segno (Carry Set/unsigned Higher or Same)	C
0011	CC/LO	Disattiva riporto/minore senza segno (Carry Clear/unsigned Lower)	$\bar{C}$
0100	MI	Meno/negativo (Minus/negative)	N
0101	PL	Più/positivo o nullo (Plus/positive or zero)	$\bar{N}$
0110	VS	Traboccamento/attiva traboccamento (overflow/Overflow Set)	V
0111	VC	No traboccamento/disattiva traboccamento (overflow/Overflow Clear)	$\bar{V}$
1000	HI	Maggiore senza segno (unsigned Higher)	ZC
1001	LS	Minore o uguale senza segno (unsigned Lower or Same)	Z OR $\bar{C}$
1010	GE	Maggiore o uguale con segno (signed Greater than or Equal)	$N \oplus V$
1011	LT	Minore con segno (signed Less Than)	$N \oplus V$
1100	GT	Maggiore con segno (signed Greater Than)	$Z (N \oplus V)$
1101	LE	Minore o uguale con segno (signed Less than or Equal)	Z OR ( $N \oplus V$ )
1110	AL (o niente)	Sempre/incondizionato (Always/unconditional)	Ignorato

## Istruzione di elaborazione dati



Il campo cond codifica l'eventuale esecuzione condizionata sulla base delle flag, mentre l'operazione che l'istruzione deve svolgere è codificata nei campi op (operation code) e funct. In questo caso op = 00, funct ha tre campi: I, cmd e S. I = 1 se Src2 è un immediato (o altrimenti). S = 1 quando l'istruzione impone le flag di condizione, cmd indica la specifica operazione da svolgere.

## Istruzioni di accesso a memoria




P	W	Modo di gestione indice
0	0	Post-indice
0	1	Non supportato
1	0	Spiazzamento
1	1	Pre-indice

L	B	Istruzione
0	0	STR
0	1	STRB
1	0	LDR
1	1	LDRB

Qui  $op = 10$  e il campo funct è suddiviso in maniera diversa:  $\bar{I}, P, U, B, W, L$ .  $\bar{I}$  determina se Src2 è un immediato o meno e  $U$  indica se deve essere sommato o sottratto. I due bit  $P$  (pre-index) e  $W$  (writeback) specificano il modo di gestione indice mentre  $L$  (load) e  $B$  (byte) specificano il tipo di accesso a memoria.

Significato		
Bit	T	U
0	Spiazzamento immediato in Src2	Sottrae lo spiazzamento dalla base
1	Spiazzamento a registro in Src2	Somma lo spiazzamento alla base

## Istruzioni di salto




Usano un solo operando immediato a 24 bit signed.  $op = 10$  mentre funct è di soli 2 bit: il più significativo è sempre 1, il meno significativo, L, indica il tipo di salto, 1 per BL e 0 per B.

L	B	Istruzione
0	0	STR
0	1	STRB
1	0	LDR
1	1	LDRB

## Processor single cycle

① LDR R1, [R2, #OFF]

$\downarrow$   
Rd  
 $\downarrow$   
Rm  
 $\downarrow$   
Imm




② LDR R1, [R2, R3]

$\downarrow$   
Rd  
 $\downarrow$   
Rm  
 $\downarrow$   
Rm

RegWrite = 0

MemWrite = 1



③ STR R1, [R2, #OFF]


$\downarrow$   
Rd  
 $\downarrow$   
Rm

$\downarrow$   
Imm


RegSrc = 0

RegWrite = 1


MemWrite = 0



4) ADD R1, R2, R3



5) B "Etichetta"




R15 == PC

$\rightarrow$  L'estensione estende con segno a 32 bit e si sposta a sinistra di due posizioni ovvero moltiplice per 4.


## Processore Multi-Cycle

Registri non architettonici: separano le fasi di Fetch, Decode, Execute e WriteBack




① LDR R0, [R1, #OFF] 5 cicli


Ciclo 1:




Ciclo 2:




Ciclo 3:



Ciclo 4:




Ciclo 5:




② ADD R0 , R1, #OFF 4 cicli


Ciclo 1:




Ciclo 2:




Ciclo 3:



Ciclo 4:




③ PC + 4




④ (PC + 4) + 4

Ciclo 1 :




Ciclo 2 :




5) STR R0, [R1, #OFF] 4 cicli


Ciclo 1:




Ciclo 2:



Ciclo 3:




Ciclo 4:




Avviene nella fase di EXECUTE

6) B LOOP 3 cicli


Ciclo 1:



Ciclo 2:



### Ciclo 3:



### Unità di controllo multi-cycle (FSM)

So : Fetch

AdrSrc = 0  
 AluSrcA = 1  
 AluSrcB = 10  
 AluOp = 0  
 ResultSrc = 10

S1 : Decode


AluSrcA = 1  
 AluSrcB = 10  
 AluOp = 0  
 ResultSrc = 10

S2 : MemAdr

AluSrcA = 0  
 AluSrcB = 01  
 AluOp = 0


Reset

### Processore Pipeline




Fetch      ||      Decode      ||      Execute      ||      Memory Writeback


① ADD R0, R1, R2      5 cicli




② LDR R0, [R1, #OFF]      5 cicli



③ STR R0, [R1, #OFF]      4 cicli



## Comportamento Register file



Di norma se  $A1 = A3$  (o  $A2 = A3$ ) si può nello stesso ciclo: leggere il valore corrente di un registro e scrivere un nuovo valore nello stesso registro. Nel processore pipeline conviene modificare i RF per poter scrivere un valore x in un registro e leggere lo stesso valore nello stesso ciclo. In questo modo stiamo aggiungendo un write-to-read forwarding path.

## Dipendenze sui dati

F = Fetch  
D = Decode  
E = Execute  
M = Memory  
WB = WriteBack

### 1) Istruzione ≠ de LDR:

- distanza 1: risolte con forwarding M → E
- distanza 2: risolte con forwarding WB → E
- distanza 3: risolte con RF modificato
- distanze > 3: no problem !

### 2) LDR :

- distanza 1: risolte con stall + forwarding WB → E
- distanza 2: risolte con forwarding WB → E
- distanza 3: risolte con RF modificato
- distanze > 3: no problem !